

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61070748 A

(43) Date of publication of application: 11.04.86

(51) Int, CI

H01L 27/08 H01L 29/78

(21) Application number: 59191542

(22) Date of filing: 14.09.84

(71) Applicant:

HITACHI LTD

(72) Inventor:

AOKI MASAAKI

MASUHARA TOSHIAKI HANAMURA SHOJI SAKAI YOSHIO ISOMAE SEIICHI MEGURO SATOSHI

**IKEDA SHUJI** 


# (54) SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To form CMOS device structure using a crystal face optimum for operation at high speed of a CMOS device by shaping the CMOS device to a semiconductor crystal face having a (110) face orientation or a (023) face orientation or a face orientation (a face orientation parallel with said face) close to said face orientation.

CONSTITUTION: 40 represents an n type Si substrate having a (110) face orientation or a (023) face is adopted as the crystal face orientation of the substrate, the delay of a CMOS inverter at room temperature is made shorter than a conventional value by approximately 30%. Since the difference of mobility by a face at a low temperature such as 100K or lower is more amplified, said delay can further be shortened largely.

COPYRIGHT: (C)1986,JPO&Japio



THIS PAGE BLANK USPRO,

# ⑩日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-70748

@Int\_Cl.4 H 01 L

識別記号 102

庁内整理番号 6655-5F 8422-5F

④公開 昭和61年(1986)4月11日

審査請求 未請求 発明の数 1 (全4頁)

半導体装置 図発明の名称

> ②特 願 昭59-191542

頤 昭59(1984)9月14日 四出

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 砂発 明 正 眀 者 青 木 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 ⑫発 明 者 增 原 利 明 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 걘 昭 次 ②発 明 村 央研究所内 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 ⑦発 明 者 芳 男 央研究所内 東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 ②出 頣 外1名

弁理士 高橋 明夫 20代 理 人

最終頁に続く

発明の名称

## 特許請求の範囲

1. ほぼ平坦な面を有する半導体基体と、前 記基体の第1導電型領域中に形成された第2導電 型のソース、ドレイン領域と、前記面上に形成さ れた絶縁ゲートからなる第2導電型のMOSトラ ンジスタを含み、前記基体の第2導電型領域中に 形成された第1導電型のソース、ドレイン領域と、 前記面上に形成された絶縁ゲートからなる第1導 電型MOSトランジスタを含み、前記ほぼ平坦な 面は (110) 面または (023) 面あるいはそ の近伤の面に平行な結晶面であることを特徴とす る半点体装置。

2. 100 K以下の温度範囲で動作させるこ とを特徴とする特許請求の範囲第1項記載の半導 佐装帽,

発明の詳細な説明

(発明の利用分野)

本発明はCMOSデバイスに関し、従来に比べ

て高速で動作できる半導体装置に関する。

〔 発明の背景〕

特許公報 昭 4 2 - 2 1 9 7 6

シリコン結晶面に作成したnチャネルMOSト ランジスタのキャリア移動皮は、大野らの発明に よる特許 (特公昭42-21976) のに示され ているように、(100)面表面にデパイスを作 成した場合にほぼ最大となる。このため、従来、 MOS集枝回路は(100) 面あるいはその近傍 の面に作成されてきた。しかるにpチャネル MOSトランジスタのキャリア移動度実測値は、 第1回に示すように、(100)面表面にデバイ スを作成した場合にほぼ最小となることが明らか である。nチャネルトランジスタとpチャネルト ランジスタを同一拡板上に集積化したCMOSデ バイスの動作速度は、n,p両タイプのトランジ スタのキャリア移動度値に守しく依存している。 従って、pMOSのキャリア移動皮がほぼ及小と なってしまう (100) 面は、CMOSデバイス 用の及適面方位ではないことが明らかである。

## 特開昭61-70748(2)

(発明の目的)

本発明の目的は、CMOSデバイスの高速動作にとって最適な結晶面を用いた、CMOSデバイス構造を提供することである。

### (発明の概要)

第2図に示すようなCMOSインバータの遅延時間について、その面方位依存性を室で、n,p両MOSは同一サイズ(同一のゲート長とがの手をがある。で形成している。また、n,p両MOSは同一サイズ(同一のゲート長とがのチャネで形成している。また、n,p両MOSの内でで形成しており、これを結果には一方向に形成しており、した結果にはをがく100分と付記した。(100分と付記しても同様である。性のは、インバータ遅延の面と(023)のある。はその近傍で最小になることがのある。

本発明は、СМОSデバイスの高速化を図るために、(1 1 0 ) 面方位または(0 2 3 ) 面方位、

不純物領域をそれぞれドレイン、ソースとして、47をゲートとして形成される。46と47を接続して入力端子48とし、43と44を接続して出力端子49とし、42を電源端子、45を接地端子とすれば、本発明のCMOSインバータ回路を構成できる。

本実施例では、基板の結晶面方位として (110) 面または (023) 面を採用したため、 室温における CMOSインバータ遅延は従来値の 約7 刻まで短縮する。低温、例えば100 K以下 では面による移動度の差がより増幅されるので、 同遅延をさらに、大幅に短くすることができる。

上記実施例ではn 基板を用いたC M O S デバイスの実施例を述べたが. 本発明は基板に (1 1 0) 面方位または (0 2 3) 面方位の p 型 S i 基板を用いてC M O S デバイスを作成する場合にも実現可能であることは勿論である。

## 図面の簡単な説明

第1回はpMOSトランジスタのキャリア移動 度の両方似依存性を示す図、第2回はCMOSイ あるいはその近傍の面方位(実質的に前記面に平 行な面方位)の半導体結晶面にCMOSデバイス を作成することを特徴としている。

また、低温では第1回に示したようなキャリア移動度の面方位依存性がより顕著となり、面による移動度の遊がより増幅される。従って、上記したような結晶面の採用は、CMOSデバイスを低温下(例えば100K以下)で動作させる場合により大きな効果を発揮して、デバイスの高速化に役立つ。

### (発明の実施例)


以下、本発明の実施例を第4図により説明する。第4回において40は(110)面方位または(023)面方位のn型Si基板で、41はp型ウェルである。以下、通常のCMOSプロセスに従って、pチャネルMOSFETは基板40の安面領域に42,43なるp型高速度不純物領域をそれぞれソース、ドレインとして、46をゲートとして形成される。nチャネルMOSFETはpウェル41の表面領域に44。45なるn型濃度




特開昭61-70748(3)

第 / 図


第 2 図






第 3 図

第 4 図





特開昭61-70748(4)

第1頁の続き

②発 明 者 磯 前 誠 一 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

②発 明 者 目 黒 怜 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

②発 明 者 池 田 修 二 小平市上水本町1450番地 株式会社日立製作所武蔵工場内